Abstrait

CONCEPTION D'UN CPU RISC 32 BITS BASÉ SUR MIPS

N. Alekya, P. Ganesh Kumar

L'objectif principal du projet est la simulation et la synthèse du processeur RISC 32 bits basé sur MIPS. Le projet implique la conception d'un processeur RISC simple et sa simulation. Un compilateur à jeu d'instructions réduit (RISC) est un microprocesseur qui a été conçu pour exécuter un petit ensemble d'instructions, dans le but d'augmenter la vitesse globale du processeur. Dans ce travail, nous analysons le format d'instruction MIPS, le chemin de données d'instruction, la fonction du module décodeur et la théorie de conception basée sur le jeu d'instructions CPU RISC (Reduced Instruction Set Computer). De plus, nous utilisons un processus de conception de pipeline pour simuler avec succès, ce qui implique des modules de récupération d'instructions (IF), de décodeur d'instructions (ID), d'exécution (EXE), de mémoire de données (MEM), d'écriture différée (WB) du processeur 32 bits basé sur le jeu d'instructions CPU RISC. La fonction du module IF est de récupérer l'instruction de la mémoire. La fonction de l'étape ID est d'envoyer des commandes de contrôle, c'est-à-dire que les instructions sont envoyées à l'unité de contrôle et décodées ici. L'étape EXE exécute l'arithmétique. Le composant principal de l'étape EXE est ALU. L'étape MEM consiste à récupérer les données de la mémoire et à les stocker dans la mémoire. Si l'instruction n'est pas une instruction mémoire/IO, le résultat est envoyé à l'étape WB. Enfin, l'étape WB se charge d'écrire les résultats, de stocker les données et d'entrer les données dans le fichier de registre. Le but de l'étape WB est d'écrire les données dans le registre de destination. L'idée de ce projet était de créer un processeur RISC comme bloc de construction en VHDL qui pourra ensuite être facilement inclus dans une conception plus vaste. Il sera utile dans les systèmes où un problème est facile à résoudre dans un logiciel mais difficile à résoudre avec une logique de contrôle. Cependant, à un niveau de complexité élevé, il est plus facile d'implémenter la fonction dans un logiciel. Dans ce projet de simulation, nous utilisons Modelsim pour la vérification logique, puis nous le synthétisons davantage sur l'outil Xilinx-ISE en utilisant la technologie cible et en effectuant une opération de placement et de routage pour la vérification du système. Le langage que nous avons utilisé ici est VHDL, et les outils requis ici sont MODELSIM III SE 6.4b - Simulation XILINX-ISE 10.1 - Synthesis. Les applications sont le contrôle automatique des robots et l'usine d'embouteillage.