Abstrait

PROCESSEUR MIPS CRYPTÉ À FAIBLE CONSOMMATION BASÉ SUR L'ALGORITHME AES

Kirat Pal Singh, Shivani Parmar

L'article décrit le processeur MIPS 32 bits crypté à faible consommation basé sur l'algorithme AES et l'architecture de pipeline MIPS. Les étages de pipeline du processeur MIPS sont disposés de telle manière que le pipeline peut être cadencé à haute fréquence et la technique de synchronisation d'horloge est utilisée pour réduire la consommation d'énergie. Les blocs de chiffrement du cryptosystème AES (Advanced Encryption Standard) et la dépendance entre les étages de pipeline sont expliqués en détail à l'aide d'un diagramme en blocs. Afin de réduire la consommation d'énergie, en particulier pour les appareils portables et les applications de sécurité, l'activité de commutation est utilisée à l'intérieur des étages de pipeline. La conception a été synthétisée à l'aide d'une technologie de processus de 40 nm ciblant l'utilisation du dispositif Xilinx Virtex-6. Le processeur de pipeline MIPS crypté peut fonctionner à 210 MHz et sa consommation d'énergie est de 1,313 W.